오늘의 verilog
조회수 : 3,210
JA
255
Member_61242
Verilog 2001으로 편리하게 되었다고 생각하고 있으면(자), , ,
세상 이미 verilog 2005같고.쉴 틈 없어요.
않게 되기 전에 Design Wave의 DVD를 주문합니다.:-)
module TEST (
(* LOC=B23 *) input wire IN,
(*LOC=B25 *) output reg OREG,
input wire CLK
)
begin
always @ (posedge CLK) begin
OREG <= IN;
end
end
endmodule
What"s new in verilog 2001은 이쪽.
http://www.asic-world.com/verilog/verilog2k.html
원문보기
今日の verilog
Verilog 2001で便利になったと思ってたら、、、
世の中既に verilog 2005のようで。休む暇無いっすね。
無くならないうちに Design Waveの DVDを注文します。:-)
module TEST (
(* LOC=B23 *) input wire IN,
(*LOC=B25 *) output reg OREG,
input wire CLK
)
begin
always @ (posedge CLK) begin
OREG <= IN;
end
end
endmodule
What"s new in verilog 2001はこちら。
http://www.asic-world.com/verilog/verilog2k.html
좋아요·댓글을 남기려면 로그인해 주세요.
댓글 ( 0 )
